## 公開実用 昭和

⑱日本国特許庁(JP)

①実用新案出額公開

⑫ 公開実用新案公報(U)

昭61-68533

@Int\_Cl\_4

識別記号

庁内整理番号

❷公開 昭和61年(1986)5月10日

H 03 M # G 01 R 1/08 19/25 31/26 6832-5 J 7241-2 G 7359-2 G

審査請求 未請求 (全 頁)

図考案の名称

AD変換器

0)実 関 昭59-150788

図出 昭59(1984)10月5日

⑦考 案 者 加 俊

東京都練馬区旭町1丁目32番1号 クケグ理研工業株式会

社内

砂出 頭 株式会社アドバンテス 東京都練馬区旭町1丁目32番1号

20代理人 弁理士 草野

 $\{x_{t}, y_{t}\}$ 

## 公開実用 昭和 € 68533

明 細 書

1.考案の名称

A D 変換器

- 2.実用新案登録請求の範囲
- 1. 回路網の基準電位を遠隔点の電位に維持するためのパッファと、他の回路から与えられる被測定電圧をAD変換するAD変換器とを具備し、とのAD変換器のコモン端子を電源の共通電位点に接続すると共に上記AD変換器の前段に電源の共通電位点の電位を基準とする被測定電圧を得るためのアナログ減算回路を設けて成るAD変換器。3.考案の詳細な説細

「産業上の利用分野」

この考案は電圧又は電流測定器等に利用すると とができるAD変換器に関する。

「従来技術」

第3図に従来のAD変換器を示す。この例では ICテスタの直流動作試験に用いる電圧,電流測 定用AD変換器の場合を例示して示す。

図中100はパフォーマンスポードを示す。と

(1)

のパフォーマンスボード 1 0 0 に被試験 I C 101 が装着され、この被試験 I C 1 0 1 の直流特性を 試験する状態を示す。

I C の直流特性試験は大別すると電流印加電圧 測定モードと、電圧印加電流測定モードとがある。

電流印加電圧測定モードは被試験ICの端子間 (一方の端子はコモン端子の場合が多い)に電流源を接続し、端子間に所定の電流を流したときその端子間に予定した電圧が発生するか否かを試験する試験モードを指す。

また電圧印加電流測定モードは被試験ICの端子間に所定の電圧を印加した状態でICに流入する電流値が予定した値となっているか否かを判定する試験モードを指す。

図の例では電圧印加電流測定モードの接続状態を示す。つまり第3図において200はDA変換部、300は被試験IC101に所定の電圧を印加する電圧発生回路、400は電圧発生回路300から被試験IC101に流入する電流値をAD変換するためのAD変換部を示す。



# 公開実用 昭和6 68533

DA変換部200は制御器500から与えられるディシタル信号を変換し、そのDA変換出力を電圧発生回路300に与える。電圧発生回路300は増幅器301と、この増幅器301の帰還回路に接続したバッファ増幅器302と、共通電位CMの電位を決めるバッファ増幅器303と、増幅器301から流出する電流値を測定する電流検出用抵抗器304とによって構成される。

増幅器301は電流検出用抵抗器304を介して端子T1とT2間に所定の電圧を印加する。。端子T1とT2に印加された電圧はケーブル600を通じてペフォーマンスボード100に与えを生る。増幅器302は端子T2とT3の間に保護の上が、カースを正確に出力するように動作する。端子T4は電源Eの共通電位ECMに接続し増幅器301の出力電流の帰路を構成している。

との回路において回路網の共通電位点 C M の電(3)



位は被試験IC101の一方の端子 PCM と等しい 電位に保持しなければならない。ケーブル600 は比較的長くなるためにベッファ増幅器303に が存在する。このためにベッファ増幅器303に よって高インピーダンスで端子 PCM の電位をななり 込み、ケーブルの直流低影響されることを電り と等しくなるように制御している。との外にDA変換部200とAD変換部400に201及び401 をして示すように各回路毎に設けられている。

電圧発生回路300において電流検出用抵抗器304に発生する電圧を差動増幅器305によって取出してその電圧をAD変換部400に与える。

A D変換部400は入力切換スイッチ402, 403とバッファ増幅器404,405及びAD 変換器406と、オフセットデータ取込用レジス タ407と測定データ取込用レジスタ408と、 演算器409とから構成される。

入力切換スイッチ 4 0 2 は バッファ 増 幅 器 404 (4)



## 公開実用 昭和6 68533

の入力端子を A D変換部 4 0 0 の共通電位点 C M に接続するスイッチを示す。 この入力切換スイッチを示す。 この入力切換スイッチ 4 0 2 をオンにすることによりバッファ増幅器 4 0 4 に共通電位点 C M の電位を 与え、この変換 B A D 変換器 4 0 6 に与えられる電圧を A D 変換出力はバッファ増幅器 4 0 4 ・ 4 0 5 と A D 変換出力をオフセット電圧に相当し、その A D 変換出力をオフセット取込用レジスタ4 0 7 に収納する。

スイッチ 4 0 2 をオフにし、スイッチ 4 0 3 をオンにすることによりバッファ増幅器 4 0 4 に電圧発生回路 3 0 0 に設けた差動増幅器 3 0 5 の出力電圧を与え、AD変換器 4 0 6 において、電流検出用抵抗器 3 0 4 を流れる電流量に対応した電圧値をAD変換する。

ととで真の測定値はデータ取込用レジスタ 408 に収納したデータ値 X 1 とオフセット取込用レジスタ407に収納したデータ値 X 2 の差の値 X1-X2 となる。この演算を演算器 409によって実行し、真の電流測定値を求める。

(5)



「 考案が解決しようとする問題点 」

上述したように各部の回路200,300,400はベッファ増幅器201,303,401によって共通電位点CMの電位を遠隔点に位置する被試験IC101の端子 PCMの電位となるように制御されている。

この状態において特にAD変換器406のコモン端子電流ICMはAD変換出力の変化に伴なって変化する。この電流変化は共通電位点CMを通じてバッファ増幅器401に吸収され、共通電位点CMの電位変動を抑制している。

然し乍らコモン端子電流 ICM が高速度に変化したと するとパッファ増幅器 4 0 1 も高速度で変化しなければならない。このためパッファ 4 0 1 は高速応答が可能な増幅器を用いなければならないが、高速応答が可能な増幅器は高価なものとなる。

またオフセット電圧を測定し、そのオフセット 電圧を電圧測定値から減算する場合、オフセット 電圧測定時点と被測定電圧を測定する時点に大き な時間差が有ると誘導ノイズ等の影響により誤差

(6)

## 公開実用 昭和6 68533

が大きく発生する欠点がある。

つまり第4図に示すようにバッファ増幅器404においてオフセット電圧に誘導ノイズNSが混入したとすると、時点t1でオフセット電圧を測定したとすると、その間の測定誤差は小さい。然し乍ら時点t3で被測定電圧を測定したとすると大きな誤差が発生する。

このようにオフセット電圧の測定と被測定電圧の測定の時間差を小さくすれば誘導ノイズによる 影響を受けることなく精度よく被測定電圧をAD 変換することができる。

然し乍らオフセット電圧測定と被測定電圧測定を短かい時間間隔で行なうにはパッファ増幅器401を高速応答形の増幅器を用いなければならない。

「問題点を解決するための手段」

との考案ではAD変換器406のコモン端子電流ICMをバッファ増幅器401を通すことなく直接電源の共通電位点 ECM に帰路させる構造とした

(7)



ものである。

つまり A D変換器 4 0 6 のコモン端子を電源の共通電位点 ECM に直結すると共に、 A D 変換器 4 0 6 の前段にアナログ減算器を設け、 このアナログ減算器によって電源の共通電位点 ECM を基準としてベッファ増幅器 4 0 4 , 4 0 5 と A D 変換器 4 0 6 のオフセット電圧及び被測定電圧を測定できる構造としたものである。

この考案の構造によれば A D変換器 4 0 6 のコモン端子電流は電源の共通電位点 ECM に直接帰路し、バッファ増幅器 4 0 1 を流れない。よってバッファ増幅器 4 0 1 の応答速度が遅くてもその影響を受けながら A D変換器 4 0 6 を高速度で動作させることができる。

またAD変換器406の前段にアナログ減算器を設け、アナログ減算器によって回路の基準電位点でMの電圧と被測定電圧とを減算し、電源の共通電位点の電位を基準とする電圧信号に変換し、この電圧信号をAD変換するように動作する。

「実施例」



## 公開実用 昭和61-68533

第1図にこの考案の一実施例を示す。図中第3 図と対応する部分には同一符号を付して示す。

この実施例で特徴とする構造は A D 変換器 406 のコモン端子を電源 E の共通電位点 ECM に直結すると共に、 A D 変換器 4 0 6 の前段側にアナログ 減算器 4 1 0 を設けた点である。

アナログ減算器 4 1 0 はこの例では差動増幅器を用いた場合を示す。アナログ減算器の二つの入力端子にはバッファ増幅器 4 1 1 と 4 1 2 及び抵抗器 4 1 3 , 4 1 4 から成る直列回路を接続し、バッファ増幅器 4 1 1 と 4 1 2 の入力端子をスイッチ 4 1 5 , 4 1 6 の共通接続点及びスイッチ 4 1 7 , 4 1 8 の共通接続点に接続する。またアナログ減算器 4 1 0 を構成する差動増幅器の非反転入力端子を電源 E の共通接続点 ECM に接続する。

スイッチ415と417の他端は共通接続して 回路の共通電位点 CM に接続する。スイッチ416 は電圧発生回路300の差動増幅器305の出力 側に接続する。またスイッチ418は電圧発生回 路300の共通電位点 CM に接続する。

(9)



「作 用」

この回路構造によれば例えばスイッチ415, 417をオンに操作するとバッファ増幅器411, 412の入力端子が相互に共通接続され回路の共 通電位点 CMに接続される。

この状態で A D 変換器 4 0 6 はバッファ増幅器 4 1 1 及び 4 1 2 、 アナログ減算器 4 1 0 、 A D 変換器 4 2 0 のオフセット電圧を A D 変換し、この A D 変換出力をオフセットデータ取込用レジスタ 4 0 7 にオフセットデータとして取込む。

次にスイッチ415,417をオフに戻し、スイッチ416,418をオンにする。この状態ではバッファ増幅器411と412に電流検出用抵抗器304に発生する電圧が与えられる。つり出力端子と共通電位点 CMとの間には電流検出用される。これ発生する電圧に対応した値が出力される。この電圧をバッファ増幅器411と412を通じてアナログ減算器410の出力側

(10)



意

### 公開実用 昭和61-68533

に電源 E の共通電位点 ECM を基準電位とする電圧が得られ、A D 変換が正常に行なわれる。

#### 「考案の効果」

上述したようにこの考案ではアナログ減算器
410のコモン端子を電源Eの共通電位点 ECM に直結したからアナログ減算器406のコモン端子電流 ICM は電源Eに変化する。よって電圧に対する。ことができる。との取りませんができる。との取りませんができる。とができる。とができる。
とができる。とができる。
とができる。
とができる。
とができる。

#### 「考案の変形実施例」

第2図にこの考案の変形実施例を示す。この例ではアナログ減算回路410としてバッファ増幅器412を反転増幅器とし、その反転出力を増幅器415の入力点で加算する構造とした場合を示す。



#### 4. 図面の簡単な説明


第1図はこの考案の一実施例を示す接続図、第2図はこの考案の変形実施例を説明するための接続図、第3図は従来技術を説明するための接続図、第4図は従来技術の不都合を説明するための波形図である。

4 0 0 : A D 変換部、 4 0 1 : バッファ、 406: A D 変換器、 ICM : コモン端子電流、 CM : 回路の共通電位点、 ECM : 電源の共通電位点、 4 1 0 : アナログ減算回路。

実用新案登録出顧人 タケダ理研工業株式会社 代 理 人 草 野 卓




### 公開実用 昭和61- 68533




366


Sugar Contract &

≯2図



为 4 図





化现人 非領土 單 一班